所蔵

所蔵件数は 1 件です。現在の予約件数は 0 件です。

所蔵場所	請求記号	資料コード	資料区分	帯出区分	状態
閲覧室	/549.7/ﾀ/	117428656	成人一般	可能

ページの先頭へ

資料詳細

タイトル	タウア・ニン最新VLSIの基礎
タイトルカナ	タウア ニン サイシン ヴイエルエスアイ ノ キソ
著者	Yuan Taur ／[著], Tak H.Ning ／[著], 宮本 恭幸 ／監訳, 内田 建 ／監訳, 竹内 潔 ／訳, 寺内 衛 ／訳
著者カナ	タウア Y.,ニン T.H.,ミヤモト ヤスユキ,ウチダ ケン,タケウチ キヨシ,テラウチ マモル
出版者	丸善出版
出版年	2024.10
ページ数	26,609p
大きさ	21cm
一般件名	集積回路
ISBN13桁	978-4-621-31026-7
言語	jpn
分類記号	549.7
内容紹介	CMOSやバイポーラトランジスタの動作を支配するデバイスの基礎を、ディープサブミクロンVLSIデバイスに重要なデバイスパラメータや性能因子に重点をおいて解説。新しい技術に対応するなどした第3版。

ページの先頭へ

目次

第1章 序章

  1.1 VLSIデバイス技術における革新

  1.2 本書の概要

第2章 デバイス物理の基礎

  2.1 シリコンのエネルギーバンド

  2.2 n型シリコン,p型シリコン

  2.3 シリコン中のキャリア輸送

  2.4 デバイス動作に関連する基本的な方程式

第3章 p‐n接合と金属-シリコン接触

  3.1 p‐n接合

  3.2 金属-シリコン接触(コンタクト)

  3.3 逆方向にバイアスされたダイオードにおける高電界効果

第4章 MOSキャパシタ

  4.1 MOS構造のエネルギーバンド図

  4.2 シリコンにおける静電ポテンシャルおよび電荷分布

  4.3 MOSキャパシタの容量-電圧特性

  4.4 MOSにおける量子力学的効果

  4.5 酸化膜における界面準位と電荷トラップ

  4.6 酸化膜における高電界効果と酸化膜の劣化

第5章 長チャネルMOSFETデバイス

  5.1 MOSFETのI-V特性

  5.2 MOSFETチャネル移動度

  5.3 MOSFETのしきい値電圧

  5.4 MOSFET容量

第6章 短チャネルMOSFET

  6.1 短チャネル効果

  6.2 高電界輸送

  6.3 MOSFETのしきい値電圧とチャネルプロファイル設計

  6.4 高電界におけるMOSFETの劣化と破壊

第7章 SOI MOSFETおよびダブルゲートMOSFET

  7.1 SOI MOSFET

  7.2 ダブルゲートMOSFETおよびナノワイヤMOSFET

第8章 CMOS性能因子

  8.1 MOSFETスケーリング

  8.2 CMOS基本回路

  8.3 寄生成分

  8.4 デバイスパラメータのCMOS遅延に対する影響度

  8.5 高周波回路におけるMOSFETの性能因子

第9章 バイポーラデバイス

  9.1 バイポーラトランジスタの基本動作

  9.2 理想電流-電圧特性

  9.3 典型的なn‐p‐nトランジスタで測定される特性

  9.4 ベース走行時間

  9.5 エミッタ-ベースダイオードの拡散容量

  9.6 回路解析のためのバイポーラデバイスモデル

  9.7 降伏電圧

第10章 バイポーラデバイス設計

  10.1 縦型バイポーラトランジスタのエミッタの設計

  10.2 縦型バイポーラトランジスタのベース領域の設計

  10.3 縦型バイポーラトランジスタのコレクタ領域の設計

  10.4 SiGeベース縦型バイポーラトランジスタ

  10.5 SOIを用いた対称横型バイポーラトランジスタの設計

第11章 バイポーラ性能因子

  11.1 バイポーラトランジスタの性能指標

  11.2 ECL回路と遅延成分

  11.3 バイポーラトランジスタの速度対電流特性

  11.4 データ解析による縦型トランジスタの最適化

  11.5 論理回路でのバイポーラデバイスのスケーリング

  11.6 RFおよびアナログ回路での縦型トランジスタ設計最適化

  11.7 RFおよびアナログ回路での対称横型トランジスタ設計でのトレードオフと最適化

  11.8 対称横型バイポーラトランジスタのユニークな可能性

第12章 メモリデバイス

  12.1 スタティックランダムアクセスメモリ

  12.2 ダイナミックランダムアクセスメモリ

  12.3 不揮発性メモリ

ページの先頭へ