村田 裕/著 -- 共立出版 -- 1998.12 -- 549.3

所蔵

所蔵件数は 1 件です。現在の予約件数は 0 件です。

所蔵場所 請求記号 資料コード 資料区分 帯出区分 状態
閲覧室 /549.3/ム/ 114417579 成人一般 可能 iLisvirtual

資料詳細

タイトル PLD回路設計のための順序論理回路
タイトルカナ ピーエルディー カイロ セッケイ ノ タメ ノ ジュンジョ ロンリ カイロ
著者 村田 裕 /著  
著者カナ ムラタ ユタカ
出版者 共立出版
出版年 1998.12
ページ数 273p
大きさ 22cm
一般件名 論理回路
ISBN 4-320-08523-X 国立国会図書館 カーリル GoogleBooks WebcatPlus
分類記号 549.3
内容紹介 最近のPLD素子の進歩は目覚ましいものがあるが、この進歩を活用するためには内部構造をよく理解した上で最も適合する回路を設計し、プログラム化する必要がある。高度なデジタル回路の設計に必要な知識を満載する。